



## Présentation

**Code interne :** EE7EN208

### Description

Ce cours permet aux étudiants de connaître l'état de l'art des circuits intégrés numériques et d'acquérir les compétences du concepteur de circuits intégrés numériques en termes de choix de technologies.

Les flux de conception sont présentés, ainsi que l'organisation de l'industrie des semi-conducteurs qui en découle. Les technologies actuelles et émergentes sur lesquelles s'appuient les circuits numériques sont ensuite détaillées. Ces technologies permettent de construire des circuits élémentaires tels que les portes logiques, les bascules, les mémoires. L'exemple de l'architecture et des méthodes de synthèse des FPGA est étudié en détail. Les critères principaux impactant les choix des technologies des circuits sont ensuite présentés et étudiés sur des exemples. Le cours se conclut par une présentation des méthodes de conception optimisées en vue du test.

Cours 1 – TD1 : Rappels sur le langage VHDL

Cours 2 : Introduction aux circuits intégrés numériques : industrie, marché, technologies, modes de conception, roadmap.

Cours 3 et 4 - TD 3 et 4: Architecture des FPGA - Synthèse et placement routage

Cours 5 , 6 et 7 - TD 4, 5 et 6 : Caractéristiques et performances des familles logiques de CI numériques ; portes logiques et technologies associées ; mémoires volatiles et non-volatiles.

Cours 8 – TD 7 : Conception en vue du test des circuits numériques : procédures de test, modèles de défauts, intégration et évaluation de la testabilité.

-----

Students are introduced to the current state-of-the-art of the digital IC industry. They learn how, as a designer, they can properly select and implement a technology to reach expected performances.

Digital integrated circuits design flows are presented , together with the related industry flow and organization. Then current and emerging technologies in the microelectronics industry are detailed. Based on these technologies, elementary components of digital

circuits are designed, such as logic gates, flip-flops, memory cells. The FPGA architecture and synthesis flow are then detailed. Circuits specifications at the gate level are explained and an overview of the available technologies is presented. Finally, the design-for-test methodology is presented and illustrated on simple circuits.

Lecture 1 : VHDL language recall

Lecture 2 : Introduction to Digital ICs : industry, market, technologies, design flows, roadmap

Lecture 3 , 4 : FPGA design – Synthesis, place and route

Lecture 5 , 6 , 7 : Digital IC specifications and performances; logic gates technologies and foundries ; volatile and non-volatile memories.

Lecture 8 : Design for testability in digital circuits : design flow, test equipment, fault models, testability strategies and evaluation.

---

## Objectifs

Ce module permet aux étudiants d'appréhender l'état de l'art des circuits intégrés numériques et d'acquérir les compétences du concepteur de circuits intégrés numériques en termes de choix de technologies. Les notions acquises sont détaillées pour la conception de FPGA, et sont appliquées dans le module EN202.

-----

Students are introduced to the current state-of-the-art of the digital IC industry. They learn how, as a designer, they can properly select and implement a technology to reach expected performances. The FPGA example is detailed, to be applied in the course EN202.

---

## Heures d'enseignement

CM	Cours Magistraux	10,66h
TD	Travaux Dirigés	9,33h
TI	Travaux Individuels	7h

---

## Pré-requis obligatoires

Connaissances en physique des semi-conducteurs - Electronique de base - Langage VHDL

-----

Basics in semiconductors physics - Circuits electronics - VHDL language

---

## Informations complémentaires

## Bibliographie

Supports de cours.

## Modalités de contrôle des connaissances

### Évaluation initiale / Session principale

Type d'évaluation	Nature de l'évaluation	Durée (en minutes)	Nombre d'épreuves	Coefficient de l'évaluation	Note éliminatoire de l'évaluation	Remarques
Contrôle Terminal	Ecrit	90		1		documents autorisés

### Seconde chance / Session de rattrapage

Type d'évaluation	Nature de l'évaluation	Durée (en minutes)	Nombre d'épreuves	Coefficient de l'évaluation	Note éliminatoire de l'évaluation	Remarques
Epreuve terminale	Ecrit	90		1		

## Infos pratiques

## Contacts

Sylvie Renaud

✉ Sylvie.Renaud@bordeaux-inp.fr

Christophe Jégo

✉ Christophe.Jego@bordeaux-inp.fr

Yannick Bornat

✉ Yannick.Bornat@bordeaux-inp.fr